Verilog parameter bus set 0xFF

 

//在寫verilog時，常常會遇到要將一整個bus都設為1

//但當這bus是用變數宣告時就不知道怎寫

parameter W = 10 ;

wire [W-1:0] DataBus ;

// 當我們想設為零時

assign DataBus = 0 ;

// 當我們想設為一時

assign DataBus = {W{1’b1}};

// 很簡單的東西，兩個月後就會忘記了><…